静态时序相关博文连载目录篇:
http://blog.chinaaet.com/justlxy/p/5100052092
例子依然是(一)中给出的例子,这篇博文主要聊的是
|-4、INPUT_SETUP
|-5、CLOCK_TO_OUT
|-6、CLKSKEWDIFF
这三个方面。
首先,我们来聊一聊输入建立时间的约束(INPUT_SETUP)
前面的文章介绍过,BLOCK ASYNCPATHS 是一种全局约束,主要用来禁止TRACE分析输入到寄存器路径的时序信息,如INPUT_SETUP等。那么,如果没有使用BLOCK ASYNCPATHS呢?此时,Diamond会根据时钟的约束(周期或者频率约束)自动计算INPUT_SETUP的值,很显然,这是不准确的值,将会导致设计处于欠约束(Under-Constrained)状态。为了准确的描述INPUT_SETUP,需要设计者根据实际的电路(PCB)时序要求计算出精确的输入建立时间的值,并将其写入到LPF文件中。